오늘을 Peripheral에 Clock Divider와 Counter를 붙여 보았습니다. Prescaler : 입력 prescaler 조절로 출력 주파수를 조절함.Clk의 주파수를 (prescaler 값 +1)로 나누어 조절ARR : counter가 특정 값까지만 증가하도록 조절함.기존 10000bit counter가 0-9999반복할 때, arrr값을 99로 두게 된다면 0-99가 반복됨.100Mhz clk를 prescaler와 arr의 조합으로 원하는 PWM설정, 시간 딜레이 설정 등의 기능을 수행할 수 있습니다. 코드:https://github.com/Heeju99/Code_Verilog_SystemVerilog/blob/main/workspace/250428_APB_TIMER/250428_A..
