개발환경: Xilinx Vivado, SystemVerilog, Python
BOM : Digilent Basys3 FPGA Board, Logic Analyzer, PIEZO Buzzer
주제 : VGA 영상 처리 기법을 활용한 "무궁화 꽃이 피었습니다" 게임 구현
PPT 자료 :
코드 :
Code_Verilog_SystemVerilog/workspace/250606_TOP_VGA_Project_v2_0851/250606_TOP_VGA_Project_v2_0851.srcs at main · Heeju99/Code_
Contribute to Heeju99/Code_Verilog_SystemVerilog development by creating an account on GitHub.
github.com
동작 영상:
'[HARMAN] 세미콘 아카데미 > 발표자료' 카테고리의 다른 글
| System Verilog 발표자료 : AMBA AXI BUS & Peripheral(SPI, I2C) 설계 및 UVM 검증 (1) | 2025.05.26 |
|---|---|
| System Verilog 발표자료 : AMBA APB BUS & Peripheral 설계 (0) | 2025.05.07 |
| System Verilog 발표자료 : RV32I_SingleCycle (0) | 2025.04.16 |
| Verilog 발표자료 : UART + StopWatch & Watch + HC-SR04 +DHT11 (0) | 2025.04.15 |
| Verilog 발표자료 : UART + Stopwatch & Watch (0) | 2025.04.14 |